

# Specifica del Progetto di Laboratorio

## Architettura degli Elaboratori I

Alessandro Capezzer\*  
matricola: 938359, Turno: A  
alessandro.capezzer@studenti.unimi.it

### 1 Introduzione al progetto

Il progetto consiste nella realizzazione di un'architettura RISC a 32bit, prendendo spunto dall'architettura MIPS, con ISA ridotto e un'ALU ad elaborazione di numeri interi. Le istruzioni vengono inserite nell'Instruction Register tramite l'editor di logisim. Una volta attivato il clock, le istruzioni vengono eseguite in cascata fino all'ultima disponibile nell'IR. Al fine di dimostrare il funzionamento viene caricato un programma che inserisce 6 elementi in memoria centrale, da 4 byte ciascuno, sotto forma di array, un elemento k nel registro \$a1, scansiona l'array e inserisce nel registro \$v0: 1 se è stato trovato l'elemento k, 0 altrimenti.




Figura 1: Circuito in esecuzione

\*Progetto approvato il 29/04/2019, consegnato il 06/06/2019

## 1.1 ISA

Tutte le istruzioni, oltre alla loro naturale funzione, fanno avanzare il valore del Program Counter di 4 ad ogni ciclo di esecuzione durante la fase di fetch.

Nota: Tutti i valori aritmetici immediati sono codificati in complemento a 2.

Nota 2: Nelle tabelle che seguono la variabile MEM identifica la memoria centrale come array di byte.

### add

Descrizione	Somma due registri e salva il risultato in un registro.
Operazione	$\$d = \$s + \$t;$
Sintassi	add \$d, \$s, \$t
Codifica	0000 00ss ssst tttt dddd d000 0010 0000

### sub

Descrizione	Sottrae due registri e memorizza il risultato in un registro.
Operazione	$\$d = \$s - \$t;$
Sintassi	sub \$d, \$s, \$t
Codifica	0000 00ss ssst tttt dddd d000 0010 0010

### slt

Descrizione	Se \$s è minore di \$t, \$d è impostato a 1. E' impostato a 0 altrimenti.
Operazione	if(\$s < \$t) \$d = 1; else \$d = 0;
Sintassi	slt \$d, \$s, \$t
Codifica	0000 00ss ssst tttt dddd d000 0010 1010

### or

Descrizione	Or logico bit a bit tra due registri e memorizza il risultato in un registro.
Operazione	$\$d = \$s \mid \$t;$
Sintassi	or \$d, \$s, \$t
Codifica	0000 00ss ssst tttt dddd d000 0010 0101

### and

Descrizione	And logico bit a bit tra due registri e memorizza il risultato in un registro.
Operazione	$\$d = \$s \& \$t;$
Sintassi	and \$d, \$s, \$t
Codifica	0000 00ss ssst tttt dddd d000 0010 0100

### **nor**

Descrizione	Nor logico bit a bit tra due registri e memorizza il risultato in un registro.
Operazione	$\$d = \sim(\$s \mid \$t)$ ;
Sintassi	nor \$d, \$s, \$t
Codifica	0000 00ss ssst tttt dddd d000 0010 0111

### **addi**

Descrizione	Somma un registro e un valore immediato con segno esteso e memorizza il risultato in un registro.
Operazione	$\$t = \$s + \text{imm}$ ;
Sintassi	addi \$t, \$s, imm
Codifica	0010 00ss ssst tttt iiiiiiii iiiiiiii

### **slti**

Descrizione	Se \$s è meno del valore immediato, \$t è impostato a 1. E' impostato a 0 altrimenti.
Operazione	$\text{if}(\$s < \text{imm}) \ \$t = 1; \text{ else } \$t = 0;$
Sintassi	slti \$t, \$s, imm
Codifica	0010 10ss ssst tttt iiiiiiii iiiiiiii

### **ori**

Descrizione	Or logico bit a bit tra un registro e un valore immediato e memorizza il risultato in un registro.
Operazione	$\$d = \$s \mid \text{imm}$ ;
Sintassi	ori \$t, \$s, imm
Codifica	0011 01ss ssst tttt iiiiiiii iiiiiiii

### **andi**

Descrizione	And logico bit a bit tra un registro e un valore immediato e memorizza il risultato in un registro.
Operazione	$\$t = \$s \& \text{imm}$ ;
Sintassi	andi \$t, \$s, imm
Codifica	0011 00ss ssst tttt iiiiiiii iiiiiiii

### **j**

Descrizione	Salta all'indirizzo calcolato.
Operazione	$\text{PC} = (\text{PC} \& 0xf0000000) \mid (\text{target} \ll 2)$ ;
Sintassi	j target
Codifica	0000 10ii iiiiiiii iiiiiiii iiiiiiii

### beq

Descrizione	Salta se i due registri sono uguali.
Operazione	<code>if(\$s == \$t) PC = PC + (offset &lt;&lt; 2);</code>
Sintassi	<code>beq \$s, \$t, offset</code>
Codifica	<code>0001 00ss ssst tttt iiiiiiii iiiiiiii</code>

### bne

Descrizione	Salta se i due registri non sono uguali.
Operazione	<code>if(\$s != \$t) PC = PC + (offset &lt;&lt; 2);</code>
Sintassi	<code>bne \$s, \$t, offset</code>
Codifica	<code>0001 01ss ssst tttt iiiiiiii iiiiiiii</code>

### lw

Descrizione	Una word viene caricata in un registro dall'indirizzo specificato.
Operazione	<code>\$t = MEM[\$s + offset];</code>
Sintassi	<code>lw \$t, offset(\$s)</code>
Codifica	<code>1000 11ss ssst tttt iiiiiiii iiiiiiii</code>

### sw

Descrizione	Il contenuto di \$t è memorizzato in memoria all'indirizzo specificato.
Operazione	<code>MEM[\$s + offset] = \$t;</code>
Sintassi	<code>sw \$t, offset(\$s)</code>
Codifica	<code>1010 11ss ssst tttt iiiiiiii iiiiiiii</code>

## 2 Inizializzazione

Abilitando il clock su logisim, nella fase di fetch, l'indirizzo da caricare nel Program Counter viene filtrato da un multiplexer comandato da un flip flop. Il flip flop ha la funzione di caricare: l'indirizzo di partenza da cui iniziare ad eseguire le istruzioni (ad esempio: 0x00000000) al primo ciclo di clock; il contenuto del PC+4 o l'indirizzo calcolato da eventuali istruzioni di branch/jump i successivi cicli.




Figura 2: Componenti della fase di inizializzazione

### 3 Decodifica

Le istruzioni, lunghe 32bit, per scelta implementativa hanno lo stesso codice operazione, campo funzione e formato delle istruzioni MIPS, nonostante l'ISA ridotto permetta un utilizzo inferiore di bit per l'OpCode.

**Capacità ISA con 6bit di OpCode:**  $2^6-1$  istruzioni +  $2^6$  istruzioni di tipo R con OpCode 0b000000.

#### 3.1 Formato istruzioni

**R:** Il formato R (register) è utilizzato per istruzioni aritmetiche e logiche. Specifica 3 registri nel suo formato(rs,rt,rd).

31	26	21	16	11	6	0
op	rs	rt	rd	shamt	funct	
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	

Figura 3: Formato istruzioni di tipo R

**I:** Il formato I (immediate) è utilizzato per istruzioni di memoria, immediate e di branch. Specifica 2 registri nel suo formato(rs,rt).

31	26	21	16	
op	rs	rt	immediate	
6 bits	5 bits	5 bits	16 bits	

Figura 4: Formato istruzioni di tipo I

**J:** Il formato J (Jump) è utilizzato per le istruzioni di salto incondizionato. Non specifica alcun registro nel suo formato.

31	26	0
op	target address	
6 bits	26 bits	

Figura 5: Formato istruzioni di tipo J

## 3.2 campi

**op**: Codice operazione dell'istruzione.

**rs**: Registro sorgente dell'istruzione.

**rt**: Registro target dell'istruzione.

**rd**: Registro destinazione dell'istruzione.

**shamt**: Nelle istruzioni di tipo R indica lo shift amount (solo per le operazioni di shift. Altrimenti ha valore 0b00000, nell'implementazione corrente dell'architettura non sono presenti istruzioni di shift).

**funct**: Nelle istruzioni di tipo R indica l'operazione da effettuare tra i registri rs e rt.

**immediate**: Valore immediato per le operazioni aritmetico/logiche o offset dell'indirizzo per le istruzioni di memoria (lw/sw).

**target address**: Indirizzo target di un'istruzione di jump.

## 4 Unità di controllo

Il compito dell'unità di controllo è di generare tutti i segnali di controllo che coordinano le operazioni nelle varie parti della CPU. Prende in input l'OpCode dai 6 bit più significativi dell'istruzione e il segnale di zero dell'ALU(calcolato solo in un secondo momento). Restituisce tutti i segnali che servono per il controllo di flusso dell'istruzione(vedi paragrafo 4.1).

	OpCode	RegDst	ALUSrc	Mem2Reg	RegWrite	MemRead	MemWrite	Branch	ALUs	J
<i>add</i>	000000	1	0	0	1	0	0	0	010	0
<i>sub</i>	000000	1	0	0	1	0	0	0	010	0
<i>slt</i>	000000	1	0	0	1	0	0	0	010	0
<i>or</i>	000000	1	0	0	1	0	0	0	010	0
<i>and</i>	000000	1	0	0	1	0	0	0	010	0
<i>nor</i>	000000	1	0	0	1	0	0	0	010	0
<i>addi</i>	001000	0	1	0	1	0	0	0	011	0
<i>shti</i>	001010	0	1	0	1	0	0	0	111	0
<i>ori</i>	001101	0	1	0	1	0	0	0	001	0
<i>andi</i>	001100	0	1	0	1	0	0	0	000	0
<i>j</i>	000010	X	X	X	0	X	0	X	X	1
<i>beq</i>	000100	X	0	X	0	0	0	1	110	0
<i>bne</i>	000101	X	0	X	0	0	0	1	110	0
<i>lw</i>	100011	0	1	1	1	1	0	0	011	0
<i>sw</i>	101011	X	1	X	0	0	1	0	011	0

Figura 6: Tabella di verità unità di controllo




Figura 7: Circuito unità di controllo

#### 4.1 Segnali di controllo

**RegDst:** Comanda il multiplexer che seleziona i 5 bit d'indirizzo del registro su cui scrivere: rd nel caso delle istruzioni di tipo R (RegDst=1), rt nel caso delle istruzioni di tipo I (RegDst=0).

**J:** Il segnale di jump, insieme al segnale di branch, comanda il multiplexer che seleziona l'indirizzo che verrà scritto nel Program Counter. Viene impostato a 1 nel caso di un'istruzione di jump, 0 altrimenti.

**Branch:** Insieme al segnale di jump, comanda il multiplexer che seleziona l'indirizzo che verrà scritto nel PC. Prende il valore di 1 nel caso di un'istruzione beq e del segnale di zero dell'ALU alto o nel caso di un'istruzione bne e del segnale di zero dell'ALU basso. In questo caso l'indirizzo di salto viene calcolato aggiungendo il valore immediato dell'istruzione al valore del PC+4.

**MemRead:** Nell'istruzione di lw è affermato, comanda la memoria centrale a lavorare in fase di lettura: dato l'indirizzo in input, viene caricato il contenuto della relativa word in output della memoria.

**Mem2Reg:** Comanda il multiplexer che seleziona il dato da scrivere nel registro rd (nel caso di istruzioni di tipo R) o rt (nel caso di istruzioni di tipo I). Con segnale alto,

nel caso dell'istruzione di lw, il dato da scrivere viene caricato da memoria. Con segnale basso viene prelevato dall'output dell'ALU.

NB: il dato viene scritto nel registro specificato nell'istruzione solo con il segnale di RegWrite alto.

**ALUs:** Specifica l'operazione che andrà a svolgere l'ALU o specifica che l'operazione deve essere determinata dai bit del campo funct dell'istruzione. E' un segnale di controllo a 3 bit, permette quindi di combinare fino a 7 operazioni diverse di tipo immediate. Una combinazione è riservata alle operazioni di tipo R.

**MemWrite:** Quando il suo valore è alto permette la scrittura in memoria centrale. Il contenuto in ingresso al Memory Data Register viene memorizzato nella cella il cui indirizzo è caricato nel Memory Address Register.

**ALUSrc:** Quando ha valore basso il secondo operando dell'ALU proviene dalla seconda uscita in lettura del Register File(DataRead2). Quando ha valore alto il secondo operando dell'ALU è la versione estesa (con segno) del campo immediate.

**RegWrite:** Quando il suo valore è alto permette la scrittura sui registri del Register File: il registro indicato all'ingresso RegWrite prende il valore dell'input presente in DataWr.

## 5 Registri

**PC(Program Counter):** contiene l'indirizzo dell'istruzione successiva da prelevare dall'IR.

**\$0-\$31:** 32 registri "general purpose" modificabili dalle istruzioni in esecuzione.

## 6 Unità di controllo dell'ALU

L'unità di controllo principale decodifica i bit del campo op dell'istruzione. Quando questi bit non sono tutti 0, il segnale di ALUs ricevuto dall'unità di controllo specifica l'operazione dell'ALU e il segnale viene passato all'ALU senza modifiche(il valore di ALUs sarà uguale a quello di ALUOp). Altrimenti quando l'opCode è uguale a 0b000000 l'istruzione in questione è di tipo R. In questo caso l'unità di controllo dell'ALU ricaverà, in funzione dei bit del campo funct, l'operazione che l'ALU andrà ad eseguire. Il segnale di ALUs è quindi un codice speciale che indica all'unità di controllo dell'ALU se l'operazione è da determinare dai bit del campo funct.




Figura 8: Circuito e tabella di verità ALU\_UC

## 7 ALU

L'Unità Aritmetico Logica ha la funzione di calcolo tra due input a 32bit che possono provenire da due registri o da un registro e un immediato con segno esteso (Vedi paragrafo 3.1 e 4.1). La finalità del calcolo dell'ALU non è sempre legata al significato intrinseco dell'istruzione, infatti oltre ad eseguire l'operazione aritmetica o logica che può essere specificata da istruzioni come add, sub, and, or (e le relative istruzioni immediate), l'ALU può:

- Eseguire una sottrazione per confrontare due numeri nel caso d'istruzioni di branch (beq, bne). In questa circostanza diventa funzionale il segnale di zero in uscita dall'ALU che insieme al segnale di controllo di Branch determina se verrà effettuato o meno il salto condizionato.
- Calcolare un indirizzo di memoria aggiungendo il valore di un registro al campo immediato esteso di segno nel caso di istruzioni di memoria (lw, sw).




Figura 9: Circuito ALU

**Nota implementativa:** la sottrazione è implementata con lo stesso full adder usato per l'operazione di somma. Lo xor che porta i bit alla seconda entrata del full adder, complementa i bit del secondo operando solo nel caso in cui l'ALUop indica una sottrazione, mentre li lascia inalterati nel caso della somma. Al riporto in ingresso del full adder entra il bit più significativo dell'ALUop: nel caso della somma sarà impostato a 0, altrimenti prenderà il valore 1 (Vedi tabella di verità figura 8). Le altre operazioni non vengono considerate data la funzione del multiplexer che prende in input il risultato di tutte le operazioni calcolate e va a selezionare in output solo quella desiderata.

## 8 Conclusioni e possibili implementazioni

Per rendere più funzionale e completo il progetto si possono apportare alcune modifiche aggiungendo istruzioni all'ISA e, a discapito della complessità del circuito, renderlo più performante introducendo tecniche di pipelining e caching. Si può inoltre introdurre un traduttore hardware d'istruzioni assembly, un coprocessore per le operazioni floating point e uno per la gestione delle eccezioni (es. overflow, interrupts, illegal address ecc.)